High Throughput/Gate AES Hardware Architectures Based on Datapath Compression - Télécom Paris
Article Dans Une Revue IEEE Transactions on Computers Année : 2020

High Throughput/Gate AES Hardware Architectures Based on Datapath Compression

Domaines

Architectures Matérielles [cs.AR] Arithmétique des ordinateurs Cryptographie et sécurité [cs.CR] Bibliothèque électronique [cs.DL] Modélisation et simulation Electronique

Tarik Graba  : Connectez-vous pour contacter le contributeur

https://telecom-paris.hal.science/hal-02517649

Soumis le : mardi 24 mars 2020-16:50:34

Dernière modification le : mercredi 23 octobre 2024-10:30:04

Consulter le texte intégral

Dates et versions

hal-02517649 , version 1 (24-03-2020)

Identifiants

Citer

Rei Ueno, Naofumi Homma, Sumio Morioka, Noriyuki Miura, Kohei Matsuda, et al.. High Throughput/Gate AES Hardware Architectures Based on Datapath Compression. IEEE Transactions on Computers, 2020, 69 (4), pp.534-548. ⟨10.1109/TC.2019.2957355⟩. ⟨hal-02517649⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

TDS-MACS LTCI COMELEC SSH IP_PARIS INSTITUT-MINES-TELECOM
63 Consultations
0 Téléchargements

Altmetric

Partager

More