Design Methodology of an ASIC TRNG based on an open-loop delay chain - Télécom Paris
Communication Dans Un Congrès Année : 2013

Design Methodology of an ASIC TRNG based on an open-loop delay chain

Mots clés

TRNG ASIC FPGA AIS-31

Domaines

Electronique

TelecomParis HAL  : Connectez-vous pour contacter le contributeur

https://telecom-paris.hal.science/hal-02411986

Soumis le : dimanche 15 décembre 2019-12:40:31

Dernière modification le : mercredi 23 octobre 2024-10:30:04

Fichier non déposé

Dates et versions

hal-02411986 , version 1 (15-12-2019)

Identifiants

Citer

Molka Ben Romdhane, Jean-Luc Danger, Tarik Graba, Yves Mathieu. Design Methodology of an ASIC TRNG based on an open-loop delay chain. NEWCAS, Jun 2013, Paris, France. ⟨10.1109/NEWCAS.2013.6573654⟩. ⟨hal-02411986⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

PARISTECH LTCI COMELEC SSH INSTITUT-MINES-TELECOM
57 Consultations
0 Téléchargements

Altmetric

Partager

More