Optimum NMOS/PMOS Imbalance for Energy Efficient Digital Circuits - Télécom Paris
Article Dans Une Revue IEEE Transactions on Circuits and Systems I: Regular Papers Année : 2017

Optimum NMOS/PMOS Imbalance for Energy Efficient Digital Circuits

Francisco Veirano
  • Fonction : Auteur
Fernando Silveira
Fichier non déposé

Dates et versions

hal-02287635 , version 1 (13-09-2019)

Identifiants

  • HAL Id : hal-02287635 , version 1

Citer

Francisco Veirano, Lirida Naviner, Fernando Silveira. Optimum NMOS/PMOS Imbalance for Energy Efficient Digital Circuits. IEEE Transactions on Circuits and Systems I: Regular Papers, 2017. ⟨hal-02287635⟩
38 Consultations
0 Téléchargements

Partager

More