A novel methodology for testing hardware security and trust exploiting On-Chip Power noise Measurement - Télécom Paris
Communication Dans Un Congrès Année : 2015

A novel methodology for testing hardware security and trust exploiting On-Chip Power noise Measurement

Daisuke Fujimoto
  • Fonction : Auteur
Makoto Nagata
  • Fonction : Auteur
Shivam Bhasin
Secure and Safe Hardware
Département Communications & Electronique
Jean-Luc Danger
Secure and Safe Hardware
Département Communications & Electronique
CV

Domaines

Cryptographie et sécurité [cs.CR]

TelecomParis HAL  : Connectez-vous pour contacter le contributeur

https://telecom-paris.hal.science/hal-02412244

Soumis le : dimanche 15 décembre 2019-12:52:10

Dernière modification le : mardi 19 novembre 2024-16:21:45

Fichier non déposé

Dates et versions

hal-02412244 , version 1 (15-12-2019)

Identifiants

Citer

Daisuke Fujimoto, Makoto Nagata, Shivam Bhasin, Jean-Luc Danger. A novel methodology for testing hardware security and trust exploiting On-Chip Power noise Measurement. ASP-DAC, Jan 2015, Tokyo, Japan. ⟨10.1109/ASPDAC.2015.7059100⟩. ⟨hal-02412244⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

PARISTECH LTCI COMELEC SSH INSTITUT-MINES-TELECOM
43 Consultations
0 Téléchargements

Altmetric

Partager

More