Nouvelle architecture de BLE tolérante aux fautes dans les FPGAs SRAM - Télécom Paris
Communication Dans Un Congrès Année : 2013

Nouvelle architecture de BLE tolérante aux fautes dans les FPGAs SRAM

Domaines

Micro et nanotechnologies/Microélectronique

TelecomParis HAL  : Connectez-vous pour contacter le contributeur

https://telecom-paris.hal.science/hal-02288374

Soumis le : samedi 14 septembre 2019-18:44:18

Dernière modification le : mercredi 23 octobre 2024-10:30:04

Fichier non déposé

Dates et versions

hal-02288374 , version 1 (14-09-2019)

Identifiants

  • HAL Id : hal-02288374 , version 1

Citer

Arwa Ben Dhia, Lirida Naviner, Philippe Matherat. Nouvelle architecture de BLE tolérante aux fautes dans les FPGAs SRAM. Journées Nationales du Réseau Doctoral de Microélectronique (JNRDM), Jun 2013, Grenoble, France. ⟨hal-02288374⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

PARISTECH LTCI COMELEC SSH INSTITUT-MINES-TELECOM
33 Consultations
0 Téléchargements

Partager

More