Analyse d'architectures de multiplieurs en vue de la basse consommation - Télécom Paris Accéder directement au contenu
Communication Dans Un Congrès Année : 2010

Analyse d'architectures de multiplieurs en vue de la basse consommation

Résumé

Ce papier présente une étude des performances de différentes architectures de multiplieurs. Cette étude comporte, outre une comparaison des multiplieurs combinatoires entre eux et séquentiels entre eux, une comparaison combinatoire/séquentiel rarement présentée dans les travaux précédents. Les résultats d'analyse sont obtenues par l'outil de simulation Encounter de MentorGraphics. L'accent est mis sur les performances en matière de consommation.
Fichier principal
Vignette du fichier
JNRDM_10_M_Slimani_article.pdf (147.72 Ko) Télécharger le fichier
JNRDM_10_M_Slimani_poster.pdf (271 Ko) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)
Format : Autre

Dates et versions

hal-00491095 , version 1 (11-06-2010)

Identifiants

  • HAL Id : hal-00491095 , version 1

Citer

Mariem Slimani, Philippe Matherat. Analyse d'architectures de multiplieurs en vue de la basse consommation. Journées Nationales du Réseau Doctoral en Microélectronique, Jun 2010, Montpellier, France. ⟨hal-00491095⟩
90 Consultations
764 Téléchargements

Partager

Gmail Facebook X LinkedIn More